אם אתה מתכנן לעשות קצת פריצה עם צ ‘יפס CPLD או FPGA אתה צריך דרך לתכנת אותם. JTAG היא אחת האפשרויות והנה שיטה בעלות נמוכה המשתמשת ביציאה טורית (מתורגמת).
שיטה זו דורשת רק ארבעה אותות (TDI, TMS, TCK ו- TDO) בתוספת הקרקע. אבל הבעיה היא כי יציאת טורית RS232 פועלת עם רמות ההיגיון 12V בצד JTAG של המתכנת צריך לפעול עם רמות ההיגיון יליד המכשיר שאתה תכנות. מתכנתים מסחריים להשתמש ברמה להמיר IC לטפל בזה בשבילך, אבל זה לא רשת עם המטרה בעלות נמוכה של פרויקט זה. במקום זאת, [ניקולס] משתמש דיודות Zener ומחיצות מתח לעשות את ההמרה. יש גם הוביל עבור כל אות נתונים לתת קצת משוב אם אתה נתקל בבעיות.
אתה יכול להשתמש בזה יחד עם יישום תכנות כי [ניקולס] קצף באמצעות Visual Studio. זה עובד טוב דרך היציאה הטורית, אבל הוא עשה תכנות עם דונגל USB אל סדרתי. הוא מצא כי שיטה זו מאט את התהליך עד 5 דקות בלתי נסבל. תסתכל, אולי אתה יכול לעזור לקבל את העצלן כמו תכנות עד מהירות ניתנת לניהול.
[תודה אלכס]